
VHDL 실습 보고서


학번: 2024049198

로봇공학과 김동우

1. AND/OR 회로




모든 입력이 1일 때 OUT 1,2 모두1



입력이 하나라도 0이면 AND OR 출력확인


2. 8 TO 1 MULTIPLEXER

8개의 입력 중 선택 신호 ch에 해당하는 입력에 따라 data로 출력되는 것을 알 수 있다.




3. 7-segment

En dat 입력을 이용해 7- segment가 vhdl에서 지정할 수 있는 패턴을 표시할 수 있음을 알 수 있다.




4. 25 person voting machine



25비트 입력 vt에서 1의 개수를 세고, 과반수가 넘는다면 result가 빨간색이 되도록 출력하였다.

5. 13 bit counter + 7 segment



13비트 vt에서 1의 개수를 계산한 이후, 계산 결과를 7-segment를 통해서 표현할 수 있도록 하였다.